



Exam 01 CK - hhjkhf

Thiết kế vi mạch (Trường Đại học Sư phạm Kỹ Thuật Thành phố Hồ Chí Minh)



messages.pdf_cover_qr_code_label

Câu 1: Các mô đun logic trong FPGA sử dụng :

- A. Mạng cổng AND
- B. Mạng cổng OR
- C. Mạng cổng AND theo sau là mạng cổng OR

D. Mạng Look – Up

Câu 2: FPGA cho phép cấu hình các hàm chức năng sử dụng các mô hình sau.

- A. CPLD A. SPLD C. LUT **D. Cả 3 đáp án**

Câu 3: Trong ngôn ngữ Verilog, Z đại diện cho giá trị

A. Tổng trở cao

- B. Giá trị chưa biết
- C. Giá trị chưa khởi tạo
- D. Cả 3 đều đúng

Câu 4: Biểu diễn giá trị thập phân trong ngôn ngữ Verilog.

- A. 8'd15 B. 15 C. 4'd15 **D. Cả 3 đều đúng**

Câu 5: Trong ngôn ngữ Verilog giá trị 4'bz1 có thể được biểu diễn:

- A. 4'bxxz1 **B. 4'bzzz1** C. 2'bz1 D. 1'b1

Câu 6: Trong ngôn ngữ Verilog giá trị 8'b11 có thể được biểu diễn

- A. 8'b00000011** B. 8'bxxxx_xx11 C. 8b'xxxxxx11 D. 2;b11

Câu 7: Cho đoạn code mô tả sau

wire A, B

A=1;

B=A;

A=0;

Giá trị của B sau tại thời điểm kết thúc đoạn code là:

- A. 1 B. 0 C. X **D. Mô tả không hợp lệ**

Câu 8. Biểu diễn bus tín hiệu trong ngôn ngữ verilog

A. wire [7:0] signal _a;

- B. wire signal_a [7:0];
- C. reg [7:0] signal_a;
- D. reg signal_a [7:0];

Câu 9: Trong ngôn ngữ Verilog , khai báo mang 4 phần tử được thực hiện như sau :

A. reg [3:0] a; B. wire a [3:0]; C. reg a [3:0]; D. Cả 3 đều đúng

Câu 10: Mô tả bộ nhớ 1024 byte có thể được thực hiện như sau

A. byte [1024] mem

B. reg [1024] mem

C. reg [1023:0] mem [7:0]

D. reg [7:0] mem [1023:0]

Câu 11: Thiết kế nào dưới đây hợp lệ

A. wire a,b ; assign a=1; assign b=1; assign a=b;

B. reg a,b ; assign a=1; assign b=1 ; assign a=b ;

C. reg a,b ; a=1 ;b=1; a=b;

D. wire a,b ; a=1; b=1 ; assign a=1;

Câu 12: Trong ngôn ngữ verilog mô tả nào sau đây không hợp lệ (*wire [3:0] a; wire [3:0] b;)*

A. assign a=b B. assign a= b[3:0] C. assign a[0:3] = b[3:0]

D. Cả 3 đều hợp lệ

Câu 13: Phát biểu nào sau đây đúng nhất

A. Các khối always được thực thi tuần tự

B. Bên trong các khối always , các phát biểu được xử lý đồng thời

C. Bên trong khối always các phát biểu được xử lý tuần tự

D. Tín hiệu (wire) có thể được cập nhật bên trong khối always

Câu 14: Phát biểu nào sau đây đúng

A. Phát biểu if hoặc case chỉ có thể đặt bên trong các procedure

B. Phát biểu if hoặc case có thể đặt bên trong hoặc bên ngoài procedure

C. Phát biểu if đặt bên ngoài procedure thì các phép gán tín hiệu phải dùng assign

D. Cả 3 đều đúng

Câu 15: Mô tả nào dưới đây cho biết các lệnh trong khối always thực thi khi có xung cạnh lên clk

A. always (posedge clk) begin ..end

B. always (negedge clk) begin ...end

C. always @ (posedge clk) begin ...end

D. always @ (negedge clk) begin ...end

Câu 16: Trong ngôn ngữ verilog #20 tương ứng với tg delay là

A. 20 ms

B. 20 ns

C. 20 us

D. Chưa đủ cơ sở xác định

Câu 17: Trong ngôn ngữ verilog 2 câu lệnh ($a<=1$; $b<=0$) dùng để mô tả

- A. Trả về giá trị so sánh của a nhỏ hơn bằng 1 hoặc b nhỏ hơn bằng 0
- B. Dùng để gán tuần tự a có giá trị 1 và b có giá trị 0
- C. Dùng để gán đồng thời a có giá trị 1 và b có giá trị 0**
- D. Cả 3 đề đúng

Câu 18: Trong câu lệnh cập nhật giá trị đếm *assign r_reg = 4'b0101*, r_reg phải có kiểu dữ liệu

- A. reg
- B. wire**
- C. có thể reg hoặc wire
- D. real

Câu 19: Trong câu lệnh cập nhật giá trị đếm *always @ (rs, clk) a = a+1;* ,a phải có kiểu dữ liệu

- A. reg**
- B. wire
- C. có thể reg hoặc wire
- D. real

Câu 20: Trong thiết kế mạch tuần tự đồng bộ, sử dụng flip flop nào để đồng bộ dữ liệu

- A. FF JK
- B. FF RS
- C. FF D**
- D. FF T

Câu 21: Câu lệnh nào tiếp theo sau đây cho phép dữ liệu trong thanh ghi dịch sang phải 2 bit (*reg [7:0] a;*)

- A. *a = { 2'b00, a[7:2]};*
- B. *a = { 2'b00, a[5:0] };*
- C. *a = (2'b00, a [7:2]);***
- D. *a >> 2;*

Câu 22: Trong mô tả tiếp theo dưới đây thì tín hiệu c phải có độ rộng bus là

reg [3:0] a, b, c = { a, a, b, a }

- A. 4 bit
- B. 8 bit
- C. 16 bit
- D. Phép gán không hợp lệ đối với kiểu reg**

Câu 23: Mô tả tiếp theo nào sau đây đúng cho mạch đa hợp 2 sang 1

module Mux(input wire [1:0] i, input wire s, output wire o);

- A. *if (s==1) o=i[0]; else o=i[1];*
- B. *assign o = i[0]^s + i[1]&s;*
- C. *assign o = s?i [0]: i[1];***
- D. *o = s?i[0]:i[1];*

Câu 24: Mô tả nào tiếp theo sau đây đúng cho mạch đa hợp 2 sang 1

(module Mux(input wire [1:0] i, input wire s, output reg o);

- A. *always @ (i, s) if (s==1) o = i[1] ; else o = i[1];***
- B. *assign o = i[0]&s + i[1]&(~ s);*
- C. *assign o = s?i[0]:i[1];*
- D. *o = s?i[0]:i[1];*

Câu 25: Mô tả nào tiếp theo sau đây đúng cho mạch giải đa hợp 1 sang 2

(module deMux(input wire i, input wire s, output reg [1:0] o);

A. **always @ (i,s) o= (i[0]&s) | (i[1]&(~s));**

B. always @ (i,s) if (s) o[0]=i ; else o[1] = i ;

C. **assign o[0] = i&s ; assign o[0] = i; else o[1] = i;**

D. Cả 3 đều đúng

Câu 26: Mô tả nào tiếp theo sau đây đúng cho mạch giải đa hợp 1 sang 2

module Mux(input wire i, input wire s, output wire [1:0] o);

A. **always @ (i,s) o= (i[0]&s) / (i[1]&(~s));**

B. **always @ (i,s) if (s) o[0]=i ; else o[1] = i ;**

C. assign o[0] = i&s ; assign o[1] = i&(~s) ;

D. Cả 3 đều đúng

Câu 27: Mô tả nào sau đây đúng cho cổng AND 3 ngõ vào

module and _gate (input wire A, B, C; output wire D;

A. **D=A and B and C;**

B. **always @(A,B,C) D = A and B and C ;**

C. **assign and (D, A, B,C) ;**

D. and (D, A,B,C) ;

Câu 28: Mô tả nào sau đây đúng cho flip flop D

module FFD (input wire D, clk; output reg Q);

A. **if (posedge ,clk) Q = D;**

B. always @ (posedge clk) Q = D ;

C. **always @ (clk) Q = D;**

D. **always @ (clk) Q<= D;**

Câu 29: Cài đặt module flip flop T (TFF) trong ngôn ngữ verilog có thể thực hiện như sau

A. **TFF tf0 (.Clk(clk), .rs(rs), .q(q) , .qbar(qbar))**

B. **TFF tf0 Port map (.clk (clk) , .rs (rs) , .q(q) , .qbar(qbar))**

C. TFF tf0 (.clk (clk), .rs (rs) , .q(q) , .qbar(qbar))

D. **tf0 TFF (.clk(clk) , .rs(rs) , .q(q) , .qbar(qbar))**

Câu 30: Thiết kế mạch ghi dịch vào nối tiếp ra nối tiếp trạng thái tiếp theo (r_next) được cập nhật từ trạng thái hiện tại (r_reg) sử dụng mô tả nào dưới đây , giả sử Di Là ngõ vào nối tiếp ($wire [7:0] r_next ; reg r_reg ;$)

A. $r_next = (r_reg \gg 1) | Di ;$

B. $r_next = (r_reg \gg 1) + Di ;$

C. $r_next = \{ Di , r_reg [7:1] \} ;$

D. $r_next = (Di , r_reg [6:0]) ;$

Câu 31: Thiết kế mạch đếm lên 2 với tín hiệu ngõ vào reset đồng bộ

module upcounter (input wire reset, clk ,output [1:0] reg);

A. *always @ (posedge clk , posedge reset) if (reset) q<=0 ; else q<= q+1 ;*

B. *always @ (posedge clk , reset) if (reset) q<=0 ; else q<= q+1 ;*

C. *always (posedge clk , posedge reset) if (reset) q<=0 ; else q<= q+1 ;*

D. *always (posedge clk , reset) if (reset) q<=0 ; else q<= q+1 ;*

